# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-135537

(43)Date of publication of application: 21.05.1999

(51)Int.CI.

H01L 21/60

(21)Application number : 09-297428

(71)Applicant : ROHM CO LTD

(22)Date of filing:

29.10.1997


(72)Inventor: HIROMITSU MASAAKI

# (54) MOUNTING STRUCTURE FOR SEMICONDUCTOR CHIP AND SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To appropriately connect electrodes to desired areas being wiring connecting objects at the time of mounting plural semiconductor chips through the use of the structure of what is called chip-on-chip.

SOLUTION: In a mounting structure of a semiconductor chips, plural semiconductor chips 2A-2C are overlapped in the direction of thickness and plural electrodes 21a-21c provided for the plural semiconductor chips 2A-2C are connected to areas 10 being the wiring connection objects, which are positioned on sides through plural wires W. Wire bonding faces of the areas 10 being the wiring connection objects are provided in the middle height of the surfaces between the electrode 21c in the highest position and the electrode 21c in the lowest position.



### **LEGAL STATUS**

[Date of request for examination]

18.09.1998

[Date of sending the examiner's decision of rejection]

18.04,2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-135537

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl.<sup>6</sup>

識別記号

HO1L 21/60

301

FΙ

H01L 21/60

301B

審査請求 有 請求項の数4 OL (全 8 頁)

(21)出願番号

特願平9-297428

(22)出顧日

平成9年(1997)10月29日

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72)発明者 弘光 正明

京都市右京区西院灣崎町21番地 ローム株

式会社内


(74)代理人 弁理士 吉田 稔 (外2名)

## (54) 【発明の名称】 半導体チップの実装構造および半導体装置

#### (57)【要約】

【課題】いわゆるチップ・オン・チップの構造を用いて 複数の半導体チップを実装する場合に、それらの電極を 所望の配線接続対象領域に対して適切に結線接続できる ようにする。

【解決手段】複数の半導体チップ $2A\sim2C$ がそれらの厚み方向に重ねられており、かつこれら複数の半導体チップ $2A\sim2C$ に設けられている複数の電極 $21a\sim21c$ がそれらの側方に位置する配線接続対象領域10c複数本のワイヤWを介して接続されている半導体チップの実装構造であって、上記配線接続対象領域10のワイヤボンディング面は、上記複数の電極 $21a\sim21c$ のうち、最も高い位置の電極21cと最も低い位置の電極21cとのそれぞれの表面の中間の高さに設けられている。



1

#### 【特許請求の範囲】

【請求項1】 複数の半導体チップがそれらの厚み方向に重ねられており、かつこれら複数の半導体チップに設けられている複数の電極がそれらの側方に位置する配線接続対象領域に複数本のワイヤを介して接続されている、半導体チップの実装構造であって、

上記配線接続対象領域のワイヤボンディング面は、上記 複数の電極のうち、最も高い位置の電極と最も低い位置 の電極とのそれぞれの表面の中間の高さに設けられてい ることを特徴とする、半導体チップの実装構造。

【請求項2】 上記ワイヤの両端のボンディングは、電極側がファーストボンディングとされているとともに、配線接続対象領域側がセカンドボンディングとされている、請求項1に記載の半導体チップの実装構造。

【請求項3】 上記複数の半導体チップは、リードフレームのダイパッド部上に実装されているとともに、このリードフレームの上記ダイパッド部の側方に位置する内部リード部が上記配線接続対象領域とされており、かつ上記内部リード部は、上記ダイパッド部よりも高い位置に設けられている、請求項1または2に記載の半導体チップの実装構造。

【請求項4】 請求項1ないし3のいずれかに記載の半 導体チップの実装構造を有していることを特徴とする、 半導体装置。

## 【発明の詳細な説明】

#### [0001]

【技術分野】本願発明は、複数の半導体チップをそれらの厚み方向に積み重ねたいわゆるチップ・オン・チップと称される構造を用いて複数の半導体チップをリードフレームや基板などに対して適切に実装するための技術に関する。

### [0002]

【従来の技術】周知のとおり、複数の半導体チップを用いて所望の電子回路や半導体装置を製造する場合、半導体チップの実装密度を高めることによって、電子回路や半導体装置全体の小型化を図ることが強く要請される場合が多い。この場合、複数の半導体チップを基板上に平面的に配列しただけでは、その実装密度を高める上で一定の限界がある。また、複数の半導体チップをワンチップ化することは、半導体チップの製造作業が煩雑化するために、その製造コストは著しく高価となる。

【0003】そこで、従来では、いわゆるチップ・オン・チップと称される構造を用いる手段がある。この手段は、たとえば本願の図11に示すように、複数の半導体チップ9a~9cを上下に積み重ねた状態で基板90の表面に実装する手段である。このような手段によれば、基板90の表面における半導体チップ9a~9cの占有面積が小さくなり、半導体チップの実装密度を高める上で、有利となる。

### [0004]

【発明が解決しようとする課題】しかしながら、上記従 来の手段では、次のような不具合を生じていた。

【0005】すなわち、複数の半導体チップ9a~9cを上下に積み重ねた状態に実装すると、それらに設けられている電極94a~94cの高さも順次高くなり、最上層に位置する半導体チップ9cの電極94cは、基板90の表面からかなり高い位置に存在することとなる。その一方、従来では、ワイヤ93を介して上記電極94a~94cと結線接続される複数の端子部92は、上記10複数の半導体チップ9a~9cの実装面と同一高さである基板90の表面に設けられていた。このため、従来では、複数の電極94a~94cの全てが端子部92よりも高い位置に存在し、しかも端子部92から順次段階的に遠ざかってゆく高さとなっており、最上位置に存在する電極94cと端子部92との高低差Haはかなり大きな寸法となっていた。

【0006】ところが、上記したようにたとえば電極9 4 c と端子部92との高低差Haが大きくなってしまう と、ワイヤ93を用いてこれらの部分を適切に導通接続 20 することが困難となる場合があった。すなわち、電極9 4 c と端子部 9 2 とを結線接続する作業にはワイヤボン ディング装置が用いられるが、一般的なワイヤボンディ ング装置においてそのキャピラリが上下方向に移動して ボンディング可能なストロークは、基準高さから±30 0 μ m程度のストローク範囲に設定されているのが通例 である。したがって、従来では、上記高低差Haの値が 大きく、その値が上記キャピラリのボンディング可能ス トロークを超えてしまうことに原因し、ワイヤボンディ ング装置を用いたワイヤボンディング作業を行うこと自 30 体が困難となる場合があった。また、従来では、仮にそ うでない場合であっても、上記高低差H a の値が大きい ことに原因し、たとえば図12に示すように、キャピラ リ95を用いてワイヤ93を電極94cまたは端子部9 2のボンディング対象位置に押しつけるときに、キャピ ラリ95が大きく傾く事態を招いていた。これでは、キ ャピラリ95の先端部がボンディング対象位置に対して いわゆる片当たり状態となって、ワイヤ93とボンディ ング対象位置との間に隙間Sが生じ、ワイヤ93を確実 にボンディングすることができない。このように、従来 40 では、ワイヤ93の端部を電極94a~94cや端子部 92に対して適切にボンディングする作業が困難となっ ており、ワイヤの接続箇所に接続不良を生じる虞れが大 きくなっていた。

【0007】本願発明は、このような事情のもとで考え出されたものであって、いわゆるチップ・オン・チップの構造を用いて複数の半導体チップを実装する場合に、それらの電極を所望の配線接続対象領域に対して適切に結線接続できるようにすることをその課題としている。

### [0008]

0 【発明の開示】上記の課題を解決するため、本願発明で

は、次の技術的手段を講じている。

【0009】本願発明の第1の側面によれば、半導体チ ップの実装構造が提供される。この半導体チップの実装 構造は、複数の半導体チップがそれらの厚み方向に重ね られており、かつこれら複数の半導体チップに設けられ ている複数の電極がそれらの側方に位置する配線接続対 象領域に複数本のワイヤを介して接続されている半導体 チップの実装構造であって、上記配線接続対象領域のワ イヤボンディング面は、上記複数の電極のうち、最も高 い位置の電極と最も低い位置の電極とのそれぞれの表面 10 の中間の高さに設けられていることに特徴づけられる。

【0010】本願発明においては、配線接続対象領域の 高さが、厚み方向に重ねられた複数の半導体チップのそ れぞれの電極のうち最も高い位置の電極と最も低い位置 の電極とのそれぞれの表面の中間高さに設定されている ために、上記複数の半導体チップのそれぞれの電極の一 部が配線接続対象領域から極端に遠く離れた高さになる ことが解消され、配線接続対象領域と各電極との高低差 を小さくすることが可能となる。したがって、配線接続 対象領域と各電極との高低差が、ワイヤボンディング装 20 置のキャピラリのボンディング可能ストロークを超える ことに原因して、配線接続対象領域と各電極とを結線接 続することが困難になるといった虞れを少なくすること ができることは勿論のこと、ワイヤボンディング装置の キャピラリを配線接続対象領域や各電極の表面に対して 傾きの少ない角度で押しつけることも可能となり、ワイ ヤを配線接続対象領域や各電極の表面に対して適切に密 着させ得ることとなる。その結果、本願発明では、複数 の半導体チップの電極と配線接続対象領域とがワイヤを 介して適切に結線接続された接続不良の少ないチップ・ オン・チップ構造の半導体チップの実装構造が得られ る。

【0011】本願発明の好ましい実施の形態では、上記 ワイヤの両端のボンディングは、電極側がファーストボ ンディングとされているとともに、配線接続対象領域側 がセカンドボンディングとされている構成とすることが できる。

【0012】このような構成によれば、複数の半導体チ ップの各電極の表面に対してワイヤの一端をファースト ボンディングするときには、ワイヤの先端部分が局所的 に溶融して表面張力によってボール状に凝集したボール 部(このボール部とは、たとえばワイヤが金線の場合に は金ボールを意味する)を各電極に押しつけることとな るために、上記ワイヤを保持するワイヤボンディング装 置のキャピラリが各電極の表面に対して多少傾いている 場合であっても、上記ワイヤのボール部を各電極の表面 に対して比較的容易に密着させることができる。このた め、各電極の表面には、ワイヤの一端を広い面積で密着 させることできる。一方、配線接続対象領域に対してワ

配線接続対象領域をワイヤボンディングの基準高さとす ることにより、すなわちキャピラリが配線接続対象領域 の表面に対して略垂直の角度姿勢となるように設定する ことにより、上記ワイヤの他端の比較的広い範囲を上記 キャピラリによって配線接続対象領域に的確に押しつけ て密着させることができる。結局、上記構成では、高さ が種々相違する複数の電極に対するボンディングについ ては、キャピラリの多少の傾きが許容されるファースト ボンディングとする一方、配線接続対象領域に対するボ ンディングについてはキャピラリを傾かせることのない セカンドボンディングとすることによって、複数の半導 体チップの各電極と配線接続対象領域とのそれぞれへの ワイヤボンディングをより一層適切に行うことができる こととなる。

【0013】本願発明の他の好ましい実施の形態では、 上記複数の半導体チップは、リードフレームのダイパッ ド部上に実装されているとともに、このリードフレーム の上記ダイパッド部の側方に位置する内部リード部が上 記配線接続対象領域とされており、かつ上記内部リード 部は、上記ダイパッド部よりも高い位置に設けられてい る構成とすることができる。

【0014】このような構成によれば、リードフレーム の内部リード部が上下厚み方向に重ねられた複数の半導 体チップが実装されているリードフレームのダイパッド 部よりも高い位置に存在するために、これらダイパッド 部と内部リード部との高低差を利用することによって、 上記内部リード部を上記複数の半導体チップの複数の電 極のうち最も高い位置の電極と最も低い位置の電極との それぞれの表面の中間高さに設定することが容易に行え 30 ることとなる。

【0015】本願発明の第2の側面によれば、半導体装 置が提供される。この半導体装置は、本願発明の第1の 側面によって提供される半導体チップの実装構造を有し ていることに特徴づけられる。

【0016】本願発明の第2の側面では、本願発明の第 1の側面によって得られるのと同様な効果が期待でき、 複数の半導体チップの実装密度が高く、しかもそれら複 数の半導体チップの電極と配線接続対象領域との結線接 続が適切に行われた構造の半導体装置が得られる。

#### [0017] 40

【発明の実施の形態】以下、本願発明の好ましい実施の 形態について、図面を参照しつつ具体的に説明する。

【0018】図1は、本願発明に係る半導体チップの実 装構造を有する半導体装置中間品Aの一例を示す要部断 面図である。図2は、図1の要部平面図である。

【0019】図1および図2に示す半導体装置中間品A は、3つの半導体チップ2A, 2B, 2Cのそれぞれ を、それらの厚み方向である上下方向に重ねた状態でリ ードフレーム1上に搭載し、かつそれら3つの半導体チ イヤの他端をセカンドボンディングするときには、上記 50 ップ2A~2Cのそれぞれを複数本のワイヤWを介して

上記リードフレーム1の内部リード部10に導通接続し た構造を有している。本実施形態では、上記半導体チッ プ2A~2Cのうち、最下層の半導体チップ2Aを第1 の半導体チップと称する。また、中間層の半導体チップ 2 Bを第2の半導体チップと称し、最上層の半導体チッ プ2 Cを第3の半導体チップと称する。

【0020】図3は、上記リードフレーム1の平面図で ある。このリードフレーム1は、たとえば銅製の金属板 に打ち抜きプレス加工を施すなどして形成されたもので あり、一定方向に延びる長尺状である。このリードフレ ーム1の基本的な構成は、後述する点を除き、半導体装 置の製造用途に従来から用いられている一般的なリード フレームの構成と共通している。すなわち、このリード フレーム1は、半導体チップを搭載するためのダイパッ ド部11をその長手方向に一定間隔で複数箇所形成した ものであり、このダイパッド部11を支持するサポート リード12、上記ダイパッド部11から離反した位置に 設けられた複数条の内部リード部10、およびこれら複 数条の内部リード部10とタイバー13を介して繋がっ た複数条の外部リード部14を具備している。

【0021】ただし、上記リードフレーム1は、図1に よく表れているように、上記複数条の内部リード部10 のそれぞれの基端部10aが上方に屈曲し、立ち上がっ ている。これにより、上記各内部リード部10の上記基 端部10a以外の箇所が、ダイパッド部11や外部リー ド部14などの上記リードフレーム1の他の部分の表面 よりも一定寸法Hだけ高くなるように設けられている。 上記各内部リード部10は、ワイヤWの一端がボンディ ングされる部分であり、本願発明でいう配線接続対象領 域の一例に相当する。

【0022】上記3つの半導体チップ2A~2Cのそれ ぞれは、たとえばLSIチップやその他のICチップと して構成されたものであり、シリコンチップ上に所望の 電子回路を集積させて一体的に造り込んだものである。 上記3つの半導体チップ2A~2Cは、電極21a~2 1 c が設けられている主面 2 0 a ~ 2 0 c が上向きとな る姿勢とされており、第1の半導体チップ2Aはその主 面20aとは反対側の面が上記リードフレーム1のダイ パッド部11の上面に接着剤を介して接着されている。 上記第2の半導体チップ2Bは、上記第1の半導体チッ 40 プ2Aよりも小サイズであり、上記第1の半導体チップ 2 Aの電極21 a の上方を覆わないように位置決めさ れ、その主面20bとは反対側の面が上記第1の半導体 チップ2Aの主面20aに接着されている。上記第3の 半導体チップ2 Cは、上記第2の半導体チップ2 Bより もさらに小サイズであり、上記第2の半導体チップ2B の電極21bの上方を覆わないように位置決めされ、そ の主面20 cとは反対側の面が上記第2の半導体チップ 2 Bの主面20 bに接着されている。

の電極21a~21cは、トータルとして見た場合に、 上・中・下の3段階の高さとなっているが、既述したよ うに、上記各内部リード部10はダイパッド部11より も高い位置に存在している。これにより、本実施形態で は、上記各内部リード部10の表面の高さは、中間高さ の複数の電極21bと略同等の高さに設定されており、 最も低い複数の電極21aと最も高い複数の電極21c との中間の高さとなっている。なお、上記複数の電極2 1 a~21 cのそれぞれは、いずれもワイヤボンディン グに適するパッド状の電極として形成されており、その 材質はたとえばアルミ製とされている。ただし、好まし くは、ワイヤWとの導電接続性を良好にするための手段 として、上記電極21a~21cを構成するアルミ電極 の表面には金メッキが施されている。

【0024】上記複数本のワイヤWとしては、たとえば 金線が用いられている。これら複数本のワイヤWの両端 は、上記3つの半導体チップ2A~2Cの複数の電極2 1 a~21 cとそれに対応する内部リード部10とにボ ンディングされており、そのワイヤボンディング法とし ては、たとえば熱超音波ボンディング法が用いられてい る。上記電極21a~21cに対するボンディングは、 内部リード部10に対するボンディングよりも先に行わ れるファーストボンディングとされている。したがっ て、上記内部リード部10に対するボンディングは、セ カンドボンディングとされている。

【0025】上記半導体チップの実装構造においては、 まず、3段階の高さとなっている複数の電極21a~2 1 cのうち、中間高さの電極21bの表面の高さは、各 内部リード部10の表面の高さと略同等とされている。 このため、上記電極21bとこれに対応する内部リード 部10とにワイヤWの両端のボンディング作業を行うと きには、そのワイヤWを保持するワイヤボンディング装 置のキャピラリを、上記電極21bの表面と上記内部リ ード部10の表面とのいずれに対しても垂直または略垂 直の姿勢で押しつけることが可能となる。したがって、 ワイヤWの両端をそれらの表面に密着させた適正なワイ ヤボンディングが行え、電極21bとそれに対応する内 部リード部10とが適切に結線接続された構造とするこ とができる。

【0026】一方、他の2組の複数の電極21a, 21 cは、上記電極21bとは異なり、内部リード部10よ りも低い位置または高い位置に存在するが、内部リード 部10は上記電極21a, 21cの中間の高さであるた めに、これらの電極21a,21cのそれぞれと内部リ ード部10との高低差H1,H2をかなり小さくするこ とができる。具体的には、それらの高低差H1, H2の それぞれの値を、電極21a, 21c間の高低差の約1 /2にすることができる。したがって、それらの部分に ワイヤWの両端のボンディング作業を行う場合に、ワイ 【0023】上記3つの半導体チップ2A~2Cの複数 50 ヤボンディング装置のキャピラリが上記内部リード部1

0の高さを基準として上下方向に動作するように設定す ることによって、電極21a, 21cに対してワイヤボ ンディングを行うときのそれら電極21a,21cの各 表面に対するキャピラリの傾き角度を小さくすることが できることとなる。したがって、キャピラリの大きな傾 きに原因してワイヤボンディング不良が生じる虞れを少 なくすることができる。

【0027】また、上記複数の電極21a~21cへの ワイヤボンディングがファーストボンディングとされて 各内部リード部10にはワイヤWのボンディング不良が 一層生じ難くなっている。すなわち、たとえば図4を参 照して最も高い位置に存在する電極21cにワイヤWの 一端をファーストボンディングする場合について説明す ると、このファーストボンディングは、まずキャピラリ 3に保持されたワイヤWの先端部を加熱して金ボールW aを作製した後に、この金ボールWaをキャピラリ3の 先端部によって電極21cの表面に押しつけることによ って行われる。したがって、このように金が溶融軟化状 態にある金ボールWaを電極21cの表面に押しつける 場合に、キャピラリ3が多少の角度θだけ鉛直線に対し て傾斜していても、図5に示すように、上記金ボールW aの底部を電極21cの表面に対して隙間なく押しつけ ることが可能である。金ボールWaをボンディング面に 押しつけるファーストボンディングは、後述するセカン ドボンディングの場合と比較すると、キャピラリの傾き の許容度が大きい。このため、上記電極21 c に対する ワイヤボンディング作業をより一層適切に行うことが可 能となる。むろん、他の電極21aについてのワイヤボ ンディング作業についても同様である。

【0028】次いで、内部リード部10に対するワイヤ Wのセカンドボンディングは、たとえば図6において、 内部リード部10を加熱しながらキャピラリ3に保持さ れたワイヤWを上記内部リード部10の表面に押しつけ て超音波をかけて行われる。このため、このセカンドボ ンディングでは、キャピラリ3の傾きの許容度は比較的 小さい。ところが、本実施形態では、上記内部リード部 10の高さが、キャピラリ3が昇降動作するときの基準 高さとされており、上記内部リード部10の表面に対し ことができるようになっている。一方、リードフレーム 1に複数設けられている内部リード部10のそれぞれ は、全て同一高さである。したがって、各内部リード部 10に対するワイヤボンディング作業も適切に行えるこ ととなる。このように、上記半導体チップの実装構造に おいては、3つの半導体チップ2A~2Cの電極21a ~21 c の全ての箇所について、それらに対応する内部 リード部10に対して適切に結線接続することができ る。

体装置中間品Aを利用して製造された半導体装置Bの一 例を示す断面図である。

【0030】同図に示す半導体装置Bは、上記半導体装 置中間品Aの3つの半導体チップ2A~2Cやその周辺 部分をモールド樹脂4によって覆う樹脂パッケージ作業 や、リードフレーム1のフォーミング加工を行うことに よって得られる。このような一連の作業は、従来のリー ドフレームを用いた半導体装置の製造工程と同様であ り、その詳細な説明は省略するが、上記モールド樹脂4 いるために、次に説明するように、それらの部分および 10 によって半導体チップ2A~2Cの主面や他の部分、お よびワイヤWなどの導電部分が適切に保護される。ま た、各内部リード部10に繋がっている外部リード部1 4が、ハンダ付け用の端子としての役割を果たし、上記 半導体装置Bは所望の部位への面実装が可能なものとな

> 【0031】図8ないし図10は、本願発明に係る半導 体チップの実装構造の他の例をそれぞれ示す要部断面図

【0032】図8に示す構造は、3つの半導体チップ2 20 A~2Cの実装箇所となるリードフレーム1Aのダイパ ッド部11Aを、内部リード部10Aや外部リード部1 4 Aなどの上記リードフレーム 1 Aの他の部分よりも低 い高さに形成することによって、ワイヤWの一端がボン ディングされる内部リード部10Aを上記半導体チップ 2A~2Cの電極21a, 21cの中間高さに設定した 構造である。このように、本願発明では、内部リード部 をダイパッド部よりも高い位置に設ける手段としては、 上記図8に示すようにリードフレームのダイパッド部を 部分的に低くする手段と、上記図1および図2に示した 先の実施形態のようにリードフレームの内部リード部を 部分的に高くする手段とのいずれの手段を採用してもよ

【0033】図9に示す構造は、3つの半導体チップ2 A~2Cを一定の厚みを有するプレート状の基板1Bに 実装し、上記半導体チップ2A~2Cの電極21a~2 1 cのそれぞれを上記基板 1 Bの表面に設けられた端子 部19にワイヤWを介して結線接続した構造である。上 記半導体チップ2A~2Cは、上記基板1Bの表面に設 けられた凹部18内に配置されるなどして、それら半導 てはキャピラリ3を垂直または略垂直の姿勢で押しつけ 40 体チップ2A~2Cの実装面17aと上記端子部19の 表面との間には高低差H3が設けられている。むろん、 これに代えて、基板1Bの表面部のうち上記端子部19 が形成されている箇所を部分的に他の箇所よりも高くな るように形成することによって、半導体チップ2A~2 Cの実装面と端子部19との間に高低差H3を設けても よい。上記構造では、上記高低差H3が設けられている ことにより、上記端子部19は、上記半導体チップ2 A, 2Cのそれぞれの電極21a, 21cの中間高さと なっている。

【0029】図7は、上記図1および図2に示した半導 50 【0034】このように、本願発明では、半導体チップ

をリードフレームに実装する場合に限らず、プレート状などの形態を有する基板に実装する場合にも適用することができる。また、基板としては、セラミック製や合成樹脂製などの比較的硬質な基板に限らず、たとえば薄肉の合成樹脂樹脂製フィルムに銅箔などを用いてワイヤボンディング箇所となる端子部を形成したようなフィルム状の基板を用いることも可能である。したがって、本願発明にいう配線接続対象領域の具体的な構成もとくに問わない。

【0035】図10に示す構造は、3つの半導体チップ 102D~2Fを上下に積み重ねた状態で基板1Cに実装した構造であるが、最下層と中間層の2つの半導体チップ2D,2Eどうしはバンプ電極29,29aを介して互いに接続されている。このため、最下層と最上層の2つの半導体チップ2D,2Fの電極21d,21fのみがワイヤWを介して基板1Aの端子部19Aに結線接続されている。上記端子部19Aは、上記2組の電極21d,21fの中間高さに設けられている。このように、本願発明では、チップ・オン・チップ構造に実装された複数の半導体チップの全てを所定の配線接続対象領域にワイヤを用いて結線接続する必要はなく、互いに厚み方向に重ねられた複数の半導体チップのうち、一部の半導体チップどうしを直接電気的に接続した構造を採用してもよい。

【0036】本願発明に係る半導体チップの実装構造、 および半導体装置の各部の具体的な構成は、上述した実 施形態に限定されず、種々に設計変更自在である。本願 発明は、互いに重ねられる半導体チップの具体的な数は 3つに限定されず、2つ、あるいは4つ以上であっても よい。本願発明は、2つ以上の半導体チップをそれらの 厚み方向に重ねた構造において、それら複数の半導体チ ップに高さが相違する少なくとも2組以上の電極が存在 し、かつこれら2組以上の電極をワイヤを用いて所定の 配線接続対象領域に結線接続する全ての場合に適用する ことが可能である。先の図10から理解されるように、 ワイヤボンディング対象となる半導体チップの電極が2 組しか存在しない場合は、むろん配線接続対象領域の高 さは、それら2組の電極のそれぞれの表面の高さの中間 高さに設定すればよい。また、本願発明では、配線接続 対象領域の高さが、半導体チップの複数の電極のうち、 最も高い位置の電極と最も低い位置の電極とのそれぞれ の表面の高さの中間の高さであることが要件とされる が、この中間の高さとは、配線接続対象領域が最も高い 位置の電極の表面よりも低く、かつ最も低い位置の電極 の表面よりも高い位置に存在すれば足りることを意味 し、必ずしも上記2つの電極間の中央の高さである必要 はない。ただし、ワイヤボンディング作業を最適に行う ためには、一般的には配線接続対象領域の高さを上記2

つの電極間の略中央の高さに設定することが好ましい。 【0037】さらに、上記実施形態では、ワイヤとして 金線を用いたが、本願発明はやはりこれに限定されず、 他の材質のワイヤを用いてもかまわない。また、本願発 明は、半導体チップの具体的な種類も問わず、たとえば 強誘電体メモリ(ferroelectrics-RAM)などの各種のメ モリ素子をはじめとして、その他の種々のICチップや LSIチップなどの半導体チップを適用することができ る。

10

#### 10 【図面の簡単な説明】

【図1】本願発明に係る半導体チップの実装構造を有する半導体装置中間品の一例を示す要部断面図である。

【図2】図1の要部平面図である。

【図3】図1および図2に示す半導体装置中間品に用いられているリードフレームの平面図である。

【図4】ワイヤのファーストボンディング工程を示す要 部斜視図である。

【図5】ワイヤのファーストボンディング工程を示す要部斜視図である。

20 【図6】ワイヤのセカンドボンディング工程を示す要部 斜視図である。

【図7】図1および図2に示した半導体装置中間品を利用して製造された半導体装置の一例を示す断面図である。

【図8】本願発明に係る半導体チップの実装構造の他の 例を示す説明図である。

【図9】本願発明に係る半導体チップの実装構造の他の 例を示す説明図である。

【図10】本願発明に係る半導体チップの実装構造の他 30 の例を示す説明図である。

【図11】従来の半導体チップの実装構造の一例を示す 説明図である。

【図12】従来のワイヤボンディング工程を示す要部断 面図である。

#### 【符号の説明】

1 リードフレーム

1A, 1B 基板

2A 第1の半導体チップ

2 B 第2の半導体チップ

40 2 C 第3の半導体チップ

2D~2F 半導体チップ

10,10A 内部リード部 (配線接続対象領域)

11, 11A ダイパッド部


19,19A 端子部(配線接続対象領域)

21a~21d, 21f 電極


W ワイヤ

A 半導体装置中間品


B 半導体装置




【図7】




【図8】



【図9】



【図10】



[図11]

